简历
肖有为的中文简历
基本信息
| 姓名 | 肖有为 (Youwei Xiao) |
| 邮箱 | shallwe@pku.edu.cn |
| 电话 | +86 185 1920 4005 |
教育经历
-
2022 - 至今 中国北京
集成电路科学与工程博士研究生
北京大学集成电路学院 - 导师：梁云教授
- 研究方向：编译器与软硬件协同优化、大模型驱动编译优化与算子生成
-
2018 - 2022 中国北京
计算机科学与技术理学学士
北京大学信息科学技术学院
工作经历
-
2026 年 6 月 - 至今 中国北京
大语言模型算法实习生
ByteDance Seed - 创建面向数据流架构芯片、覆盖算子编程与优化任务的可扩展 Benchmark。
- 构建多编译路径的分层知识与技能系统，以及全场景的数据采集与训练工作流，以持续演进模型能力。
- 最终目标是构建一套方法与流程，使模型与智能体能够快速具备面向新芯片架构的专家级算子优化能力。
研究方向
我的研究方向是编译器与软硬件协同优化、大模型驱动编译优化与算子生成，围绕敏捷芯片设计与编译优化的软硬件协同形成三个相互耦合的方向：架构描述与探索发现并形式化可复用硬件能力；芯片设计语言与编译表达这些能力并将其综合为具体实现；编译优化与 LLM 系统持续改进编译、执行和协同设计流程。
当前算子模型与智能体工作。 在 ByteDance Seed，我创建面向数据流架构芯片、覆盖算子编程与优化任务的可扩展 Benchmark，构建多编译路径的分层知识与技能系统，以及全场景的数据采集与训练工作流，以持续演进模型能力。最终目标是构建一套方法与流程，使模型与智能体能够快速具备面向新芯片架构的专家级算子优化能力。
架构描述与探索。 我结合编译分析、形式化方法和架构 DSL，表示并搜索设计空间，并将定制硬件能力连接到可编程软件。ISAMORE (DOI) 通过对等价程序片段进行反合一发现可复用自定义指令；Cayman (DOI) 从完整应用中发现加速器机会，并协同优化控制流与数据访问；APS (DOI, GitHub) 和 Aquas (ICCAD 2026) 通过 DSL 描述定制架构，并以完整软硬件编译栈暴露其可编程能力。
芯片设计语言与编译。 我在多个抽象层次设计领域专用语言和中间表示，并提出编译与综合 pass，用于优化时序、微架构、实现选择、映射与调度。Hector (DOI, GitHub) 提供多层次 MLIR 基础；Cement (DOI) 与 Cement2 (preprint) 分别提出周期确定的 DSL 与时间事务抽象；Clay (DOI) 实现微架构感知的 ASIP 指令；SkyEgg (preprint) 使用 e-graph 联合优化实现选择与调度。
编译优化与 LLM 系统。 我探索大模型推进编译与软硬件协同设计，并研究支撑大模型负载的编译与系统技术。EggMind (preprint) 使用大模型生成等价饱和策略，以实现规模化的编译器超优化探索；IntelliC (GitHub) 研究面向人与模型协作的可检查编译表示；Spine (GitHub) 以验证边界约束从高层次架构意图到芯片设计的跨层协同生成；PTO Runtime (GitHub) 面向 Ascend 芯片和灵衢 SuperPod，支持编译任务图的动态算子融合与分布式执行；Hive (preprint) 提供多智能体推理基础设施。
代表性论文
-
2026 LLM-Guided Strategy Synthesis for Scalable Equality Saturation
arXiv 预印本 - Chenyun Yin*, Youwei Xiao*, Yuze Luo, Yuyang Zou, Yun Liang (*共同一作)
-
2026 Hive: A Multi-Agent Infrastructure for Algorithm- and Task-Level Scaling
arXiv 预印本 - Zizhang Luo, Yuhao Luo, Youwei Xiao, Yansong Xu, Runlin Guo, Yun Liang
-
2026 ISAMORE: Finding Reusable Instructions via E-Graph Anti-Unification
ASPLOS 2026 (最佳论文奖，5/1048) - Youwei Xiao, Chenyun Yin, Yitian Sun, Yun Liang
-
2025 APS: Open-Source Hardware-Software Co-Design Framework for Agile Processor Specialization
ICCAD 2025 (邀请论文) - Youwei Xiao, Yuyang Zou, Yansong Xu, et al.
-
2025 Clay: High-level ASIP Framework for Flexible Microarchitecture-Aware Instruction Customization
ICCAD 2025 - Weijie Peng*, Youwei Xiao*, Yuyang Zou, et al. (*共同一作)
-
2025 Cayman: Custom Accelerator Generation with Control Flow and Data Access Optimization
DAC 2025 - Youwei Xiao, Fan Cui, Zizhang Luo, Weijie Peng, Yun Liang
-
2024 Cement: Streamlining FPGA Hardware Design with Cycle-Deterministic eHDL and Synthesis
FPGA 2024 - Youwei Xiao, Zizhang Luo, Kexing Zhou, Yun Liang
-
2022 HECTOR: A Multi-Level Intermediate Representation for Hardware Synthesis Methodologies
ICCAD 2022 - Ruifan Xu, Youwei Xiao, Jin Luo, Yun Liang
学术服务
-
2026 学生技术程序委员会委员
第59届 IEEE/ACM 国际微体系结构研讨会（MICRO 2026） -
2026 技术程序委员会委员
ACM/IEEE 机器学习辅助设计研讨会（MLCAD 2026） -
2024 期刊评审
IEEE 计算机辅助设计集成电路与系统汇刊（TCAD）；ACM 嵌入式计算系统汇刊（TECS）
荣誉奖励
-
2026 学术之芯
2026年度，北京大学集成电路学院；授予8人 -
2026-2027 博士研究生校长奖学金
2026-2027学年，北京大学；集成电路学院授予10人 -
2026年3月 ASPLOS 2026 最佳论文奖
"Finding Reusable Instructions via E-Graph Anti-Unification" (ISAMORE)，获 ASPLOS 2026 最佳论文奖 (5/1048) -
2018-2019 杨芙清-王阳元院士奖学金
北京大学信息科学技术学院仅5人获奖 -
2019-2020 深圳证券交易所奖学金
-
2018-2020 三好学生
综合表现优秀，授予前10%学生 -
2020年8月 EDAthon 2020 第二名
IEEE CEDA Hong Kong Chapter 电子设计自动化编程竞赛 -
2017年7月 NOI 2017 二等奖
中国计算机学会，全国青少年信息学奥林匹克竞赛 -
2017年5月 APIO 2017 二等奖
中国计算机学会，亚太地区信息学奥林匹克中国赛区
教程报告
-
2026年1月 APS: An MLIR-Based Hardware-Software Co-design Framework
ASP-DAC 2026，中国香港 -
2025年5月 Agile Hardware Specialization: A toolbox for Agile Chip Front-end Design
ISEDA 2025，中国香港 -
2025年3月 Agile Hardware Specialization (AHS): A toolbox for Agile Chip Front-end Design
ASPLOS 2025，荷兰鹿特丹 -
2025年3月 Agile Hardware Specialization: A toolbox for Agile Chip Front-end Design
DATE 2025，法国里昂 -
2025年1月 AHS: An EDA toolbox for Agile Chip Front-end Design
ASP-DAC 2025，日本东京
教学经历
-
2022年春季、2022年秋季 高层次芯片设计课程助教
北京大学 -
2020年秋季 计算机系统导论课程助教
北京大学